Stany logiczne w ukladze CMOS

bartek162 · **Dołączenie:** Wto Kwi 24, 2012 8:22 pm **Postów:** 1

Witam, ostatnio na laboratoriach z elektroniki sprawdzalem bramki logiczne w ukladzie CMOS (CD 4011). Musialem podlaczyc voltomierz na wejsciu i wyjsciu bramki, odczytac pomiary dla wartosci napiecia zasilania 3V-18V i sprawdzic czy bramki dzialaja poprawnie. Problem jest w tym ze nie bardzo wiem jak wyznacza sie graniczne wartosci napiecia dla stanow 1 i 0 przy konkretnym zasilaniu. Przeczytalem sporo strron w internecie i instrukcje po anglieskuz ale dalej tego nie moge zalapac. Moglby ktos mi to wyjasnic w latwy sposob?

Elektronik

Krrzy · **Dołączenie:** Sob Maj 05, 2012 10:19 pm **Postów:** 50

sprubój tym programem może pomoże ? Crocodile Clips v3.5

Elektronika

Stany logiczne w ukladze CMOS

Kto jest online